Ohjelmistotyökaluja logiikan suunnittelijalle
CompLib - suomalaista VHDL-osaamista
Laajat integroidut mikropiirien suunnitteluohjelmistot eivät ole ainoa vaihtoehto järjestelmää valitsevalle. Kapeille sovellusalueille erikoistuneiden valmistajien ohjelmistoista voi itsekin kasata huippuominaisuudet sisältävän toivejärjestelmän. Toinen mahdollisuus on valita saman maahantuojan mallistosta sopivat.
Suunnittelujärjestelmän hankinta ei ole aivan helppoa varsinkaan, jos aikoo kasata järjestelmän useiden eri valmistajien ohjelmistoista. Yhteensopivuuden ja tiedostojen siirrettävyyden lisäksi on muistetttava kiinnittää huomiota moneen muuhunkin seikkaan.
Ohjelmia välittävät yritykset ovat pyrkineet rakentamaan edustiksista kokonaisuuksia. Kokeilimme, millainen on oululaisen Hantro Oy:n edustuksistaan räätälöimä VHDL-suunnittelujärjestelmä, johon yritys on kehittänyt myös omaa ohjelmistoa.
Oululainen Hantro Oy on VHDL-suunnitteluun erikoistunut yritys, jonka liikevaihdosta noin puolet tulee asiakaspiirien suunnittelusta ja loput ohjelmistojen myynnistä, ylläpidosta ja teknisestä tuesta. Eli yrityksellä on tietoa, mihin ohjelmia käytetään.
Hantrolla on myös omaa tuotekehitystä: CompLib-niminen (VHDL Schematic Editor & Generator) tuote julkistettiin viime vuonna. Tällä hetkellä edustukseen kuuluvat myös Sarosin Turbo Writer -editori, Model Technologyn V-Systems VHDL-kääntäjä ja -simulaattori sekä Exemplar Logicin Galileo-synteesiohjelma.
Kokeilussa ollessta järjestelmästä V-Systems ja Galileo toimitettiin samalla CD-ROMilla, Turbo Writer ja CompLib levykkeillä. Asennukset sujuvat vaivatta ja veivät levytilaa yhteensä noin 60 megatavua, josta kirjastoja on noin 30 megatavua. NT-asennuksessa on muistettava asennuksen ajaksi vaihtaa maavalinnaksi USA. Tämä patriotismi on ilmeisesti Microsoftin asennusohjelman omituisuus, sillä se on jo yli vuoden ajan riivannut kaikkia NT-asennuksia.
Model Technologyn V-System käännin-simulaattori on ensimmäinen kaupallinen PC:ssä toimiva VHDL-suunnitteluohjelma; sen DOS-version esiteltiin jo vuonna 1990.
Nykyisin saman ohjelman uudemmat versiot ovat laajassa käytössä sekä Unix- että Windows-työasemissa. Esimerkiksi Mentor Graphics on integroinut sen osaksi omaa ASIC- ja FPGA-suunnittelun tuoteperhettään. Käyttöliittymältään Unix- ja Windows-versiot ovat hyvin samanlaiset, Niin painikkeet kuin menutkin ovat lähes identtisiä.
V-System on helppokäyttöinen VHDL-kääntimen ja -simulaattorin käyttöliittymä. Sen avulla voidaan luoda ja ylläpitää VHDL-kirjastoja, kääntää lähdekoodia haluttuun kirjastoon sekä simuloida kaikkia kirjastoista löytyviä malleja. Se tukee täysin VHDL 1076-87, -93 ja VITAL (VHDL Initiative Towards ASIC Libraries) standardien mukaista VHDL-kieltä. Siinä voidaan siten hyödyntää koko laajan kielen kaikkia ominaisuuksia esimerkiksi testipenkeissä. VITAL-tuen ansiosta sillä voidaan simuloida myös kaikki viiveet sisältäviä porttitason VHDL-kuvauksia eikä tähän enää tarvita piirivalmistajien omia porttitason simulaattoreita.
V-Systemin graafinen käyttöliittymä käynnistyy hetkessä. Useimmin tarvittaville käännös- ja simulointikomennoille on painikkeet työkalupalkissa, muut komennot löytyvät menuista tai ne voidaan kirjoittaa suoraan komentoriville. Komennot, virheilmoitukset ja kommentit tulostetaan Transcript-ikkunaan.
Projektin kaikki asetukset talletaan projektihakemistossa sijaitsevaan käyttäjän nimeämään .ini-tiedostoon. Myös kaikkien ikkunoiden koot ja paikat talletetaan seuraavaa istuntoa varten. Automaattisesti luotu .ini-tiedosto on selkeästi kommentoitu ja sitä voi hyvin editoida myös suoraan. Näin kyetään muuttamaan joitakin erikoisasetuksia, joihin ei pääse käsiksi graafisen käyttöliittymän kautta.
VHDL-kielen tehokas hyödyntäminen perustuu runsaaseen kirjastojen käyttöön. Mahdollisimman yleiskäyttöisiä kirjastoja rakentamalla voidaan tehostaa koodin uusiokäyttöä. V-Systemissä kirjastoja hallitaan Library-menun komennoilla, joiden avulla luodaan uusia kirjastoja, selataan niiden sisältöä ja poistetaan tarpeettomia moduuleja. Mallilla täytyy olla ainakin yksi työkirjasto, johon käännöstulokset talletetaan.
Käyttöliittymän Compile-painikkeella avautuu käännösikkuna, jossa voidaan valita yksi tai useampia tiedostoja käännettäväksi haluttuun kirjastoon. Käännökset tapahtuvat erittäin nopeasti: Pitkätkin tiedostot käsitellään muutamassa sekunnissa. Käännöstulos on koneesta riippumatonta välikoodia. Sekä Unix- että Windows-työasemat tuottavat koodiltaan täysin yhteensopivia kirjastoja, joten erilaisten työasemien yhteiskäyttö onnistuu ongelmitta.
V-System ei sisällä VHDL-editoria, mutta Turbo Writer yhdistää VHDL-kääntäjän editorin kanssa tehokkaaksi kokonaisuudeksi, jossa käännintä käytetään suoraan editorista. Käännöksen virheilmoitukset tulostuvat suoraan editorin ikkunaan.
Tiedostojen kääntäminen manuaalisesti mallin testauksen ja korjailun aikana on työlästä, koska hierarkisen mallin VHDL-tiedostojen käännösjärjestys on tärkeä. Kaikki V-Systemin komennot voidaan käynnistää myös DOS-ikkunan komentoriviltä. Käytännön työskentelyssä käännösten ylläpito kannattaakin automatisoida ohjelmoijien hyvin tunteman make-apuohjelman avulla.
V-Systemin oma vmake-komento osaa työkirjaston sisällön perusteella automaattisesti muodostaa makefile-ohjaustiedoston. Jos työkirjasto on käännetty hierarkian mukaisessa järjestyksessä, VHDL-tiedostojen riippuvuudet on määritelty oikein myös makefilessa. Kaikki mallin käännökset saadaan lähdetiedostojen editoinnin jälkeen ajan tasalle yhdellä make-komennolla.
Simulointi aloitetaan valitsemalla haluttu suunnitteluyksikkö (design unit) ja sen arkkitehtuuri kirjastosta. Simulointia ei tarvitse välttämättä tehdä mallin hierarkian ylimmältä tasolta, vaan kaikkia alemman tason malleja voidaan simuloida myös erikseen. Suuret mallit voidaan testata bottom-up-menetelmällä, hierarkian alimmat moduulit ensimmäisinä.
Varsinainen simuloitava malli kootaan vasta latauksen yhteydessä simulaattorin muistiin. Samalla koodia vielä optimoidaan simulointinopeuden parantamiseksi. Siksi mallien lataus kestää jonkin aikaa. Simulaattori tarkastaa tässä yhteydessä myös toisistaan riippuvien moduulien käännösjärjestyksen. Onnistuneen latauksen jälkeen näkyviin ilmestyy peräti kahdeksan uutta ikkunaa, joita ei voi sulkea, mutta jotka voi pienentää ikoneiksi.
Moduulin lähdekoodi näkyy Source-ikkunassa. Varatut VHDL-sanat, muuttujat, vakiot ja kommentit ovat eri värisiä, mikä selkeyttää koodia huomattavasti.Katkoskohtia (breakpoint) voi asettaa tai poistaa yksinkertaisesti näpäyttämällä hiirellä lähdekoodin rivinumeroa.
Signals-ikkunassa näkyy signaalien senhetkiset arvot. Niitä voi myös muuttaa force-komennolla. Dataflow-ikkuna näyttää valitun signaalin yhteydet muihin komponentteihin. Sen avulla voi seurata kaikkien mallin signaalien kulkua komponentista toiseen. Tästä on suurta apua esimerkiksi kytkemättä jääneiden tai vahingossa väärin kytkettyjen signaalien jäljittämisessä.
Paikallisten muuttujien tilat näkyvät Variables-ikkunasta. Koska muuttujat ovat olemassa ainoastaan aktiivisen prosessin suorituksen aikana, niitä voi tarkastella vain, kun koodin suoritus on pysähtynyt tämä prosessin alueelle.
Structure-ikkuna näyttää havainnollisesti ladatun mallin hierarkian. Sen avulla valitaan myös aktiivinen moduuli source-, variables- ja signals-ikkunoille. Process-ikkuna näyttää kaikkien prosessien suoritustilan (wait/ready/done) ja koodin rivinumeron, jolle prosessi on pysähtynyt.
Wave-ikkuna näyttää ennakolta valittujen signaalien tilat graafisesti ajan funktioina. Mikä tahansa mallin signaali voidaan valita piirrettäväksi. Signaalien esitysmuodoksi voidaan valita joko desimaali, heksadesimaali, oktaali, binäärinen tai symbolinen esitys. Symbolisessa muodossa esimerkiksi luetellut tyypit tulostetaan oikeilla nimillä. Kokonais- tai liukuluvut voidaan jopa näyttää analogisina kuvaajina, mikä voi olla esimerkiksi digitaalisen signaalien käsittelyssä hyvin havainnollista. Tämän ikkunan sisältö voidaan tulostaa tiedostoon, mutta vain poscript-muodossa. Olisi kätevää pystyä kopioimaan se leikepöydälle ja sitä kautta mukaan dokumentteihin.
List-näyttöön voidaan tallettaa valittujen signaalien muutokset ja niiden tapahtuma-ajat, joten sitä voi käyttää monitoroimaan harvoin muuttuvia signaaleita. Ikkunan sisältö voidaan tallettaa tekstitiedostoksi ja näitä tiedostoja voidaan myöhemmin käyttää eri suunnitteluvaiheiden simulointitulosten vertailuun. Wave- ja List-ikkunoiden asetukset voidaan tallettaa makrotiedostoon, josta ne on helppo jälleen palauttaa myöhemmissä simulointi-istunnossa.
Step-painike suorittaa koodia rivin kerrallaan. Variable-, Signals- ja Wave-ikkunat näyttävät samalla vastaavat muutokset. Tarvittaessa signaalien arvoja voi muuttaa force-komennolla. Run-painike ajaa simulointia ennalta valitun ajan verran eteenpäin. Continue-painikkeella jatketaan suoritusta katkoskohdan jälkeen, jolloin aikaisemman run-komennon aika-asetus säilyy.
Simuloitavalle piirille voi luoda herätteitä monipuolisella force-komennoilla. Niillä voi tuottaa helposti testauksessa tarvittavat kellot ja signaalit, joissa on vain muutamia tilan muutoksia. Komennot kannattaa kopioida transcript-näytöstä komentotiedostoon, josta ne voi helposti toistaa ennen uuden simuloinnin aloitusta. Force-komennolla on hankala muodostaa monimutkaisia testisignaaleja. Ne kannattaa tuottaa testipenkin avulla.
V-System on tasapainoinen ja helppokäyttöinen testikokonaisuus, jonka avulla VHDL-koodin testaus tapahtuu nopeasti ja tehokkaasti. Pitkän ikänsä ansiosta se on kypsä ohjelma, jota eivät juuri lastentaudit vaivaa. Käännös- ja simulointinopeus ovat huippuluokkaa. V-Systemin tehokas käyttö edellyttää mielellään 1280 x 1024 resoluutiota ja suurta näyttöä, jotta mahdollisimman monta ikkunaa voidaan pitää näkyvillä.
Exemplar Logicin synteesiohjelmaperhe on kolmeosainen: VHDL Discovery Kit, Galileo ja Leonardo. Erilaisin varusteluin ohjelmat on optimoitu eri käyttötarkoituksiin sopiviksi.
Galileo on perheen perustyökalu FPGA- ja CPLD-suunnitteluun. Sen hintaan sisältyy tuki Actelin, Alteran, AT&T:n, Cypressin, Motorolan, Xilinxin, Latticen ja QuickLogicin piiriperheille. Optiona on lisäksi saatavissa tuki useiden valmistajien ASIC-piireille. Galileon käyttö on tehty mahdollisimman helpoksi, mutta osaava käyttäjä voi runsaiden parametrien avulla ohjailla sen toimintaa hyvin monipuolisesti. Optimointia ohjaavat parametrit kohdistuvat kuitenkin aina koko piiriin. Moduulikohtaisia optimointeja ei voi tehdä, mikä onkin yleensä tarpeetonta ohjelmoitavien piirien suunnittelussa.
VHDL Discovery Kit on riisuttu tutustumisversio Galileosta. Mukana seuraa kirjasto vain yhdelle ohjelmoitavalle piiriperheelle. Mukana on kuitenkin myös multimedia-VHDL-kurssi, joten sen avulla voi perehtyä VHDL-suunnitteluun ilman raskaita investointeja.
Vasta julkistettu Leonardo on kolmikon monipuolisin ohjelma, joka soveltuu parhaiten varsinaisten ASIC-piirien ja hyvin tiheiden FPGA-piirien suunnitteluun. Sen avulla pystytään tehokkaasti ohjaamaan synteesin optimointia moduulikohtaisesti asettavien vaatimusten avulla.
Galileoa voi käyttää sekä komentoriviltä DOS-ikkunassa että graafisen käyttöliittymän avulla. Uusille ohjelman käyttäjille graafinen liittymä on havainnollisempi ja helpompi. Galileon kaikkia asetuksia ja optioita päästään käyttämään valikkojen kautta. Tämä helpottaa ohjelmaan tutustumista ja nopeuttaa ensimmäisten synteesin käynnistämistä.
Rutiinityöskentelyssä graafista käyttöliittymää ei juuri tarvita. Synteesin voi helposti automatisoida komentotiedostoja käyttämällä. Niiden avulla osaava suunnittelija voi jopa taivuttaa Galileon suorittamaan moduulikohtaisia optimointeja syntesoimalla eri moduulit erikseen ja kokoamalla lopullisen piirin näistä osista vasta sovitusohjelmassa.
Galileo kääntää kaiken VHDL-koodin sisäiseen työkirjastoonsa ennen varsinaista synteesiä. Kaikkien malliin kuuluvien VHDL-tiedostojen nimet täytyy antaa samalla kertaa Galileolle. Lisäksi moduulien järjestyksen on oltava oikea: Alemman tason moduulien täytyy olla tiedostolistassa ensimmäisinä. Kymmeniä tiedostoja sisältävissä projekteissa syöttötietoja onkin helpompi hallita komentotiedostoja käyttämällä.
Ensimmäiset koodin synteesiyritykset tuottavat yleensä joukon virheilmoituksia koodin rakenteista, joita synteesiohjelma ei tue. Lisäksi tulee varoituksia sellaisista kielen piirteistä, jotka jätetään kokonaan huomiotta synteesistä, esimerkiksi signaalien ja muuttujien alustuksista. VHDL-koodia on sitten muutettava siten, että synteesiohjelman vaatimukset täytetään ja sen rajoituksia noudatetaan. Tämän jälkeen muutettu koodi on syytä simuloida uudelleen, jotta varmistutaan sen oikeasta toiminnasta.
Galileo tarjoaa kolme asetusta synteesin optimoinnille: quick, standard ja exhaustive. Synteesikelpoisen ja oikein toimivan koodin ensimmäinen käsittely kannattaa tehdä quick-asetuksella. Se suorittaa vain yhden synteesikierroksen, jonka perusteella voi arvioida tarvittavan ohjelmoitavan piirin kokoluokan. Tehokkaammalla optimoinnilla logiikan kokoa voidaan pienentää tai vaihtoehtoisesti parantaa sen nopeutta. Galileo tekee hyvää työtä jo perusasetuksin eikä aikaa vievään parametrien virittelyyn ja optimointiin kannata ryhtyä kuin aivan erikoistapauksissa, jos logiikka täytyy saada sopimaan tietyn kokoiseen piiriin.
Optimoinnissa ohjelma suorittaa erilaisilla parametriasetuksilla valitusta piiriperheestä riippuvan määrän synteesikierroksia (pass). Lopulliseksi tulokseksi valitaan niistä paras. Peräkkäiset kierrokset eivät ole suppenevia, vaan myöhemmät yritykset voivat tuottaa paljonkin huonompia tuloksia kuin ensimmäiset. Exhaustive-optimoinnilla synteesi kestää tuntuvasti kauemmin, joten se kannattaa ajaa vasta aivan viimeisenä, kun kaikki muut asetukset ja parametrit ovat kohdallaan.
CPLD-piirien makrosolujen karkeasta rakenteesta johtuen usein jo ensimmäinen synteesin optimointikierros johtaa parhaaseen lopputulokseen. Optimointi koon tai nopeuden suhteen ei myöskään muuta lopputulosta kovin paljon. Sisäiseltä rakenteeltaan hienojakoisemmilla FPGA-piireillä optimointikierrokset sen sijaan voivat parantaa lopputulosta reilusti, ja koon tai nopeuden suhteen optimoitujen versioiden ero voi olla tuntuva.
Lopullinen sijoittelu piirin logiikkasoluihin tehdään piirinvalmistajan omalla sovitusohjelmalla. Galileo tuottaa synteesituloksesta kunkin valmistajan sovitusohjelmalle sopivan työtiedoston. Jos sovitusohjelma tukee VITAL-standardia, piirin lopullinen porttitason VHDL-malli sisältää sekä valmistajan parametrien mukaiset logiikkaelementtien viiveet että reitityksen aiheuttamat lisäviiveet.
Viimeiseksi varmistukseksi lopullista mallia simuloidaan vielä V-System-simulaattorilla käyttäen täsmälleen samaa testipenkkiä kuin aiemmille malleille. Testituloksia on siten helppo verrata edellisiin simulointituloksiin. Jos simuloinnit on tehty asiallisesti, valmiiksi ohjelmoitu piiri toimii varmasti spesifikaatioidensa mukaisesti. Lopullisissa piireissä havaitut viat paljastuvatkin usein puutteellisesta määrittelystä johtuviksi "ominaisuuksiksi".
Galileossa on kiinnitetty erityistä huomiota jo olemassa olevien piirien suunnittelutietojen siirtoon toisen valmistajan teknologialle, josta käytetään termiä "retargetting". Galileo osaa lukea useiden eri piirivalmistajien omien sovitustyökalujen lähtötiedostoja ja syntesoida logiikan uudelleen jonkin toisen valmistajan piiriperheelle.
Lähtötietoina voi käyttää yhtä hyvin VHDL, Verilog, PDS, ABEL, BPLA, EIL, EDIF, ADL ja XNF-tiedostoja. Piirin kytkentä voi myös koostua useammasta erilaisesta tiedostotyypistä. Näin voidaan käyttää joustavasti sekaisin vaikkapa VHDL ja ABEL kuvauskieliä sekä piirikaavioita. Synteesitulos voidaan saada minkä tahansa tuetun piirivalmistajan sovittimen hyväksymänä tiedostomuotona. Tämä tarjoaa piirisuunnittelijoille oivallisen mahdollisuuden järjestää vanhoille ohjelmoitaville piireille uusi tai vaihtoehtoinen valmistaja suunnittelematta koko piiriä alusta lähtien uudelleen.
Galileon mukana seuraava "HDL Synthesis Manual" käy oppikirjasta synteesikelpoisen VHDL-koodin kirjoittamiseen. Varsinainen käsikirja sisältää seikkaperäiset tiedot ohjelman kymmenistä parametreistä ja optioista, mutta vain ylimalkaisen selostuksen varsinaisesta käytännön työskentelystä eri valmistajien piireillä. Aloitteleva käyttäjä kaipaisi jonkinlaista "Getting Started" -tyyppistä opaskirjaa, josta selviäisiä tarvittavat työvaiheet ja niiden suoritus käytännössä. Käsikirjan Tutorial-osa on aivan liian suppea tähän tarkoitukseen. Hantron asiantuntijat voisivat kirjoittaa tälläisen ohjeen selvällä suomen kielellä.
Sekä V-Systemin että Galileon todellisen muistintarpeen ratkaisee suunniteltavan logiikan koko. Keskikoisiin ohjelmoitaviin piireihin sopivia kytkentöjä suunniteltaessa 32 megatavua on sopiva lähtökohta. Kaikkein suurimmille piireille suunniteltaessa tarvitaan helposti yli sadan megatavun muistimääriä.
Jos levyaseman merkkivalo palaa jatkuvasti simuloinnin tai synteesin aikana, on syytä poiketa pikaisesti muistikaupassa. "Heittolevyn" käyttö pidentää suoritusaikoja todella paljon. Vasta kun muistia on riittävästi, keskusyksikön nopeudella alkaa olla todellista merkitystä suoritusaikojen kannalta. Synteesi on eräajo, jonka voi jättää toimimaan kahvi- tai lounastauon ajaksi tai jota voi ajaa taustalla. Toiminnallisten vikojen metsästys simuloimalla on sen sijaan raivokkaan interaktiivista puuhaa, jossa työaseman hitaus kuumentaa suunnittelijan hermoja ja tuntuu suoraan projektin edistymisessä.
Hantron suunnittelijat käyttävät edustamiaan työkaluja jatkuvasti omissa asiakasprojekteissaan, joten he pystyvät käytännön kokemuksensa avulla myös auttamaan tehokkaasti muita ohjelmien käyttäjiä kaikissa VHDL-suunnittelijan eteen tulevissa pulmissa. Tarvittaessa apua löytyy tietysti myös ohjelmien valmistajilta. Tekninen tuki on hinnoiteltu erikseen, joten käyttäjät voivat halutessaan säästää vuosimaksun, jos teknistä tukea tai ohjelmistopäivityksiä ei tarvita.
V-System-Galileo-yhdistelmällä koko mikropiirin suunnittelu voidaan tehdä pelkästään VHDL:ää käyttämällä. Kaikki eri välivaiheiden simuloinnit voidaan suorittaa helposti ilman turhaa kikkailua. CompLibillä ja Turbo Writerillä terästettynä tämä järjestelmä edustaa Windows-ohjelmien kehityksen nykyistä huippua VHDL-suunnittelussa.
Compile-painikkeesta avautuu käännösikkuna, josta voidaan valita yksi tai useampia VHDL-tiedostoja käännettäväksi. Käännös voidaan helposti ohjata haluttuun kirjastoon.
Simulaattori tarkistaa latauksen yhteydessä, että hierarkinen malli on käännetty oikeassa järjestyksessä. Muussa tapauksessa käyttäjää pyydetään kääntämään tarvittavat tiedostot uudelleen. Tästä turhauttavasta iteroinnista pääsee eroon käyttämällä make-apuohjelmaa käännösten automatisointiin.
Koodia voi testata askeltamalla rivin kerrallaan Step-näppäimellä. Signaalien ja muuttujien tiloja voi seurata vastaavista ikkunoista sekä graafisesti ajan funktiona wave-ikkunasta. Punainen piste osoittaa, että riville 98 on asetettu katkoskohta.
Galileon graafinen käyttöliittymä helpottaa ohjelmaan tutustumista. Mallin ylimmän tason sisältävä tiedosto annetaan tällä lomakkeella, muut tiedostot luetellaan "Input Opts..." näppäimellä avautuvalle lomakkeelle. Kaikki valinnat talletetaan exemplar.rc-tiedostoon. Tässä on valittu kaikkein raskain (exhaustive) optimointi pinta-alan suhteen.
Jo toinen optimointikierros (Pass 2) on tuottanut vähiten makrosoluja vaativan synteesituloksen. Loput kierrokset ovat olleet ajan hukkaa, mitä tosin ei voinut etukäteen tietää. Jos malliin nyt tehdään vain pieniä muutoksia, Galileon voi pakottaa seuraavalla kerralla suorittamaan vain kierroksen 2, jolloin säästetään lähes tunti aikaa.
CompLibillä tehty "VHDL-piirikaavio" on erittäin havainnollinen. Compiler-näppäimellä siitä generoidaan vastaava VHDL-kuvaus automaattisesti.
| Ohjelmat | |
|---|---|
| V-System: | VHDL-käännin ja -simulaattori |
| Galileo Logic Explorer: | VHDL-synteesiohjelma |
| Complib: | VHDL-piirikaavio ja koodigeneraattori |
| Turbo Writer: | VHDL-editori |
| Edustaja | Hantro Products Oy, puh. 08-551 4382, faksi 08-551 4490, sähköposti: info@hantro.com |
| Valmistajat | |
| V-System: | Model Technology, Inc. USA |
| Galileo: | Exemplar Logic, Inc. USA |
| CompLib: | Hantro Products Oy, Suomi |
| Turbo Writer: | Saros Technology Ltd, UK |
| Hinnat (ilman ALV:a) | |
| V-System/VHDL | 25 000 mk |
| Exemplar VHDL Discovery Kit | 22 500 mk |
| Galileo Logic Explorer | 67 500 mk |
| Galileo Timing Explorer (optio) | 33 750 mk |
| Leonardo | n. 125 000 mk |
| CompLib | 7 900 mk |
| Turbo Writer | 4 400 mk |
| Tekninen tuki ja ylläpito sisältyvät erilliseen vuosimaksuun, joka on 20% ohjelmistojen hankintahinnasta. | |
| Laitteistovaatimukset | |
| Käyttöjärjestelmät: | Microsoft Windows 3.11, 95, NT. |
| Muistin määrä: | 32 Mt RAM-muistia suositeltava (riippuu suunniteltavista piireistä) |
| Asennuksen tarvitsema levytila: | Vähintään 60 megatavua. |
| Kopiointisuojaus: | Kirjoitinporttiin kytkettävä moduuli, Galileossa lisäksi lisenssitiedosto. |
| Käsikirjat | |
| V-System: | V-System User Manual |
| Galileo: | HDL Synthesis Manual, Reference Manual |
| CompLib: | User's Manual |
| Turbo Writer: | Turbo Writer User's Guide |
| Kaikissa ohjelmissa on lisäksi käsikirjat kovalevyllä Windowsin help-tiedostoina. | |
| Tekninen tuki | edustajalta (vuosimaksu) tai suoraan valmistajilta. |
| Soveltuvuus | Soveltuu hyvin ammattimaiseen mikropiirien VHDL-suunnitteluun yrityksille, jotka käyttävät paljon useiden eri valmistajien ohjelmoitavia piirejä. Helppokäyttöisyytensä ja laajan standardien tuen ansiosta suositeltava myös VHDL-suunnittelua aloitteleville. |
Edelliselle sivulle Kotisivulle
